Вус изоляция расшифровка: Isolating USB | Analog Devices
Содержание
Ввод-вывод с отображением памяти и изолированный ввод-вывод
Поскольку ЦП необходимо взаимодействовать с различными устройствами памяти и ввода-вывода (В/В), мы знаем, что данные между процессором и этими устройствами передаются с помощью системы автобус. Им могут быть выделены системные шины тремя способами:
- Отдельный набор адресов, шин управления и данных для ввода/вывода и памяти.
- Иметь общую шину (данные и адрес) для ввода-вывода и памяти, но отдельные линии управления.
- Иметь общую шину (данные, адрес и управление) для ввода/вывода и памяти.
В первом случае это просто, потому что оба имеют разный набор адресного пространства и команд, но требуют больше шин.
Изолированный ввод-вывод –
Затем у нас есть изолированный ввод-вывод, в котором у нас есть общая шина (данные и адрес) для ввода-вывода и памяти, но отдельные линии управления чтением и записью для ввода-вывода. Таким образом, когда инструкция декодирования ЦП, то, если данные предназначены для ввода-вывода, она помещает адрес в адресную строку и устанавливает линию управления чтением или записью ввода-вывода, из-за которой происходит передача данных между ЦП и вводом-выводом.
Поскольку адресное пространство памяти и ввода-вывода изолировано, то и название такое. Адрес для ввода-вывода здесь называется портами. Здесь у нас разные инструкции чтения-записи как для ввода-вывода, так и для памяти.
Memory Mapped I/O –
В этом случае все шины являются общими, благодаря чему для памяти и ввода/вывода работает один и тот же набор инструкций. Следовательно, мы манипулируем вводом-выводом так же, как и памятью, и оба имеют одинаковое адресное пространство, из-за чего возможности адресации памяти становятся меньше, поскольку некоторая часть занята вводом-выводом. Различия между вводом-выводом с отображением памяти и изолированным вводом-выводом –
| Изолированный ввод-вывод | Ввод-вывод с отображением памяти |
|---|---|
| Память и ввод/вывод имеют отдельное адресное пространство | Оба имеют одинаковое адресное пространство |
| Все адреса могут использоваться памятью | Из-за добавления адресной памяти ввода/вывода становится меньше памяти |
| Отдельно инструкции управляют чтением и записью операций ввода-вывода и памяти | Одни и те же инструкции могут управлять как вводом-выводом, так и памятью |
В этом адресе ввода-вывода называются портами. | Нормальный адрес памяти для обоих |
| Более эффективный из-за отдельных шин | Менее эффективный |
| Больше по размеру из-за большего количества шин | Меньше по размеру |
| Сложный для управления обоими используется отдельная логика. | Используется более простая логика, поскольку ввод-вывод также обрабатывается только как память. |
Преимущества ввода-вывода с отображением памяти:
Более быстрые операции ввода-вывода: Ввод-вывод с отображением памяти позволяет ЦП обращаться к устройствам ввода-вывода с той же скоростью, что и к памяти. Это означает, что операции ввода-вывода могут выполняться намного быстрее по сравнению с изолированным вводом-выводом.
Упрощенное программирование: Ввод-вывод с отображением памяти упрощает программирование, поскольку одни и те же инструкции могут использоваться для доступа к памяти и устройствам ввода-вывода.
Это означает, что разработчикам программного обеспечения не нужно использовать специализированные инструкции ввода-вывода, что может снизить сложность программирования.
Эффективное использование пространства памяти: Ввод-вывод с отображением памяти более эффективно использует память, поскольку устройства ввода-вывода совместно используют то же адресное пространство, что и память. Это означает, что одно и то же адресное пространство памяти может использоваться как для доступа к памяти, так и к устройствам ввода/вывода.
Недостатки ввода-вывода с отображением памяти:
Ограниченное адресное пространство ввода-вывода: Ввод-вывод с отображением памяти ограничивает адресное пространство ввода-вывода, поскольку устройства ввода-вывода используют то же адресное пространство, что и память. Это означает, что адресного пространства может не хватить для адресации всех устройств ввода/вывода.
Медленнее время отклика: Если устройство ввода-вывода медленно отвечает, это может задержать доступ ЦП к памяти.
Это может привести к снижению общей производительности системы.
Преимущества изолированного ввода-вывода:
Большое адресное пространство ввода-вывода: Изолированный ввод-вывод обеспечивает большее адресное пространство ввода-вывода по сравнению с вводом-выводом с отображением в память, поскольку устройства ввода-вывода имеют собственное отдельное адресное пространство.
Большая гибкость: Изолированный ввод-вывод обеспечивает большую гибкость, поскольку устройства ввода-вывода можно добавлять или удалять из системы, не затрагивая адресное пространство памяти.
Повышенная надежность: Изолированный ввод-вывод обеспечивает повышенную надежность, поскольку устройства ввода-вывода не используют то же адресное пространство, что и память. Это означает, что отказ устройства ввода-вывода не влияет на память или другие устройства ввода-вывода.
Недостатки изолированного ввода-вывода:
Более медленный ввод-вывод: Изолированный ввод-вывод может привести к более медленным операциям ввода-вывода по сравнению с вводом-выводом с отображением в память, поскольку он требует использования специализированных инструкций ввода-вывода .
Более сложное программирование: Изолированный ввод-вывод требует специальных инструкций ввода-вывода, что может привести к более сложному программированию.
Приложения:
Приложения ввода-вывода с отображением памяти:
Графическая обработка: Ввод-вывод с отображением памяти часто используется в видеокартах для обеспечения быстрого доступа к буферам кадров и регистрам управления. Графические данные сопоставляются непосредственно с памятью, что позволяет ЦП считывать и записывать на графическую карту, как если бы он обращался к обычной памяти.
Сетевая связь: Сетевые интерфейсные карты (NIC) часто используют ввод-вывод с отображением памяти для передачи данных между сетью и системной памятью. Регистры NIC сопоставляются с определенными адресами памяти, что обеспечивает эффективную передачу данных и управление сетевыми операциями.
Прямой доступ к памяти (DMA): контроллеры DMA используют ввод-вывод с отображением памяти для обеспечения высокоскоростной передачи данных между устройствами и системной памятью без вмешательства ЦП.
Путем сопоставления регистров контроллера DMA с памятью данные могут передаваться напрямую между устройствами и памятью, что снижает нагрузку на ЦП.
Приложения изолированного ввода-вывода:
Встроенные системы: Изолированный ввод-вывод обычно используется во встроенных системах, где необходима строгая изоляция между ЦП и периферийными устройствами. Сюда входят такие приложения, как промышленные системы управления, робототехника и автомобильная электроника. Изоляция гарантирует, что любые неисправности или сбои в работе периферийных устройств не повлияют на стабильность всей системы.
Микроконтроллеры: Микроконтроллеры часто полагаются на изолированный ввод-вывод для взаимодействия с различными периферийными устройствами, такими как датчики, приводы и дисплеи. Каждому периферийному устройству назначается отдельный порт ввода-вывода, что позволяет микроконтроллеру независимо управлять несколькими устройствами и взаимодействовать с ними.
Системы реального времени: Изолированный ввод-вывод предпочтительнее в системах реального времени, которые требуют точной синхронизации и детерминированного поведения. Изолируя операции ввода-вывода, эти системы могут поддерживать строгий контроль времени и синхронизации внешних событий, обеспечивая надежную и предсказуемую производительность.
Патент США на микрокомпьютер, имеющий средства изоляции шины для выборочного соединения внешней шины либо с шиной памяти, либо с периферийной шиной для тестирования памяти и периферийных схем. Патент (Патент № 6,141,717, выдан 31 октября 2000 г.)
1. Область техники
Настоящее изобретение относится к микрокомпьютеру, способному входить в режим, в котором внутренние шины разделены на две шины, одна шина между ЦП и памятью (далее именуемая шиной памяти), другую шину между ЦП и периферийными цепями (далее именуемую периферийной шиной), чтобы можно было тестировать память и периферийные схемы без вмешательства ЦП (далее этот режим называется режимом изоляции шины).
2. Описание предшествующего уровня техники
Фиг. 6 представляет собой блок-схему обычного микрокомпьютера. На фиг. 6 ссылочный номер 61 представляет собой микрокомпьютер; 62 — центральный процессор микрокомпьютера 61; 63 представляет собой память, такую как ПЗУ или ОЗУ, встроенную в микрокомпьютер 61; 64 представляет собой совокупность периферийных схем, таких как схемы ввода/вывода и схемы связи, встроенные в микрокомпьютер 61; 65 — шина памяти; 66 — периферийная шина; а 67 — внешняя шина, расположенная вне микрокомпьютера 61.
Ссылочные символы ISO и ISOB являются управляющими сигналами, которые выдаются ЦПУ 62. Сигнал ISOB является инвертированным сигналом управляющего сигнала ISO. Сигналы управления ISO и ISOB подаются на соответствующие элементы схемы, которые в них нуждаются, через шину управления, которая не показана. Управляющий сигнал ISO становится высоким, когда микрокомпьютер 61 входит в режим изоляции шины; управляющий сигнал ISOB становится высоким, когда микрокомпьютер 61 работает в режиме, отличном от режима изоляции шины.
Ссылочная позиция 68a представляет передающий затвор, который содержит P- и N-канальные транзисторы. Передающий затвор 68а включается и выключается управляющим сигналом ISO, подаваемым на затвор P-канального транзистора, и управляющим сигналом ISOD, подаваемым на затвор N-канального транзистора. Передающий затвор 68а соединяет ЦП 62 с периферийной шиной 66.
Ссылочный номер 68b обозначает другой передающий затвор, который включает в себя P- и N-канальные транзисторы. Передающий затвор 68b также включается и выключается управляющим сигналом ISO, подаваемым на затвор P-канального транзистора, и управляющим сигналом ISOB, подаваемым на затвор N-канального транзистора. Передающий вентиль 68b соединяет ЦП 62 с шиной памяти 65.
Ссылочный номер 68e обозначает другой передающий вентиль, который включает в себя P- и N-канальные транзисторы. Передающий затвор 68e включается и выключается управляющим сигналом ISOB, подаваемым на затвор P-канального транзистора, и управляющим сигналом ISO, подаваемым на затвор N-канального транзистора.
Передающий затвор 68e соединяет периферийную шину 66 с внешней шиной 67.
Ссылочный номер 68f представляет собой другой передающий затвор, который включает в себя P- и N-канальные транзисторы. Передающий затвор 68f включается и выключается управляющим сигналом ISOB, подаваемым на затвор P-канального транзистора, и управляющим сигналом ISO, подаваемым на затвор N-канального транзистора. Передающий вентиль 68f соединяет шину памяти 65 с периферийной шиной 66.
Во время работы, когда микрокомпьютер 61 находится в режиме, отличном от режима изоляции шины, управляющий сигнал ISO устанавливается на низкий уровень, а управляющий сигнал ISOB переводится на высокий уровень. Эти настройки выключают передаточные вентили 68e и 68f и включают передаточные вентили 68a и 68b. В этот момент периферийная шина 66 отсоединяется от внешней шины 67, а шина 65 памяти — от периферийной шины 66, тогда как ЦП 62 подключается к периферийной шине 66, а также к шине памяти 65. В этой конфигурации ЦП 62 может получить доступ к памяти 63 через шину памяти 65 и к периферийным схемам 64 через шину 66 периферийных устройств.
0003
Когда микрокомпьютер 61 входит в режим изоляции шины, управляющий сигнал ISO становится высоким, а управляющий сигнал ISOB становится низким. Это включает передаточные вентили 68е и 68f и выключает передаточные вентили 68а и 68b. В этот момент периферийная шина 66 подключается к внешней шине 67, а шина памяти 65 — к периферийной шине 66, в то время как ЦП 62 отключается от периферийной шины 66, а также от шины 65 памяти. можно получить прямой доступ к памяти 63 и периферийным схемам 64 с внешней шины 67 через шину памяти 65 и периферийную шину 66.
Предположим, что обычный микрокомпьютер 61 вышеописанной конструкции находится в режиме, отличном от режима изоляции шины, что ЦП 62 обращается к периферийным схемам 64. В этом случае нагрузка на ЦП 62 создается периферийными схемами 64. и за счет дополнительной емкости только периферийной шины 66. Когда ЦП 62 получает доступ к памяти 63, нагрузка на ЦП 62 формируется за счет памяти 63 плюс дополнительная емкость только шины 65 памяти.
С другой стороны, когда микрокомпьютер входит в режим изоляции шины, нагрузка на объект, пытающийся получить доступ к памяти 63 или периферийным схемам 64 только с внешней шины 67, создается не только памятью 63 или периферийными схемами 64, но и дополнительные емкости как шины 65 памяти, так и периферийной шины 66. В результате пороговая частота срабатывания, проверенная и полученная от памяти 63 или периферийных цепей 64 в режиме изоляции шины, обязательно отличается от пороговой частоты срабатывания памяти 63 или периферийные схемы 64 в режиме, отличном от режима изоляции шины. Это означает, что тестовые данные о компонентах микрокомпьютера 61, таких как память 63 и периферийные схемы 64, при тестировании и получении в режиме изоляции шины оказываются бесполезными.
СУЩНОСТЬ ИЗОБРЕТЕНИЯ
Таким образом, целью настоящего изобретения является создание микрокомпьютера, способного уравнять дополнительные емкости шины памяти и периферийной шины во всех режимах работы микрокомпьютера, чтобы тесты в изоляции шины- выполняются в тех же условиях, что и при реальном использовании пользователями, благодаря чему получаются очень практичные данные испытаний.
При выполнении изобретения и согласно одному из его аспектов предложен микрокомпьютер, имеющий шину памяти и шину периферийных устройств, причем шина памяти соединяет ЦП с памятью, а шина периферийных устройств соединяет ЦП с периферийными схемами. Микрокомпьютер содержит разъем для подключения внешней шины либо к шине памяти, либо к периферийной шине в ответ на внешний входной сигнал режима в режиме изоляции шины, в котором любая из цепей памяти и периферийных цепей тестируется без вмешательства ЦП. . Эта структура позволяет микрокомпьютеру в режиме изоляции шины тестировать память или периферийные цепи, принимая во внимание ту же дополнительную емкость шины памяти или периферийной шины, что и в режиме, отличном от режима изоляции шины. . Таким образом, структура изобретения предлагает высоконадежные данные испытаний.
В предпочтительной конструкции согласно изобретению соединитель может включать в себя: первый затвор для подключения и отключения внешней шины от периферийной шины; второй логический элемент для подключения и отключения внешней шины к шине памяти и от нее;
и генератор управляющих сигналов для формирования управляющих сигналов для управления операциями подключения и отключения первого и второго затвора.
Такая упрощенная структура по-прежнему позволяет проводить тесты в режиме изоляции шины и получать тестовые данные с высоким уровнем надежности.
В другой предпочтительной конструкции согласно изобретению генератор управляющего сигнала может включать в себя защелку для фиксации сигнала режима. Эта предпочтительная структура с генератором сигналов управления, встроенным в периферийные схемы, позволяет тестировать память, когда периферийные схемы отсоединены от периферийной шины.
В еще одной предпочтительной конструкции согласно изобретению генератор управляющего сигнала может включать в себя декодер для декодирования сигнала режима. Эта простая структура позволяет проводить тесты в режиме изоляции шины, благодаря чему получаются высоконадежные тестовые данные.
В еще более предпочтительной конструкции согласно изобретению разъем может служить селектором для выбора шины памяти или шины периферийных устройств, которые должны быть подключены постоянно в ответ на внешний сигнал.
Эта предпочтительная и упрощенная структура также позволяет проводить испытания в режиме изоляции шины, благодаря чему получаются высоконадежные данные испытаний.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
Дополнительные цели и преимущества настоящего изобретения станут очевидными после прочтения следующего описания и прилагаемых чертежей, на которых:
РИС. 1 представляет собой блок-схему микрокомпьютера, используемого в качестве первого варианта осуществления изобретения;
РИС. 2 представляет собой принципиальную схему генератора сигналов управления, включенного в первый вариант осуществления;
РИС. 3 представляет собой принципиальную схему генератора управляющих сигналов в микрокомпьютере, используемом в качестве второго варианта осуществления изобретения;
РИС. 4 представляет собой блок-схему микрокомпьютера, используемого в качестве третьего варианта осуществления изобретения;
РИС. 5 представляет собой блок-схему генератора управляющих сигналов в микрокомпьютере, используемом в качестве четвертого варианта осуществления изобретения; и
РИС.
6 представляет собой блок-схему обычного микрокомпьютера.
ПОДРОБНОЕ ОПИСАНИЕ ПРЕДПОЧТИТЕЛЬНЫХ ВАРИАНТОВ ВОПЛОЩЕНИЯ
Далее будут описаны предпочтительные варианты воплощения изобретения со ссылкой на прилагаемые чертежи.
Первый вариант осуществления
РИС. 1 представлена блок-схема микрокомпьютера, используемого в качестве первого варианта осуществления изобретения. На фиг. 1, номер позиции 1 представляет собой микрокомпьютер; 2 — центральный процессор, входящий в состав микрокомпьютера 1; 3 — память, такая как ПЗУ или ОЗУ, встроенная в микрокомпьютер 1; 4 представляет собой совокупность периферийных схем, таких как схемы ввода/вывода и схемы связи, встроенные в микрокомпьютер 1; 5 — шина памяти; 6 — периферийная шина; и. 7 — внешняя шина, расположенная вне микроЭВМ 1.
Ссылочные символы ISOB представляют управляющий сигнал ЦП 2. Ссылочные символы PISO и MISO обозначают управляющие сигналы (средства соединения), генерируемые генератором управляющих сигналов, который будет описан позже, на основе управляющего сигнала ISO, который инвертированный сигнал управляющего сигнала ISOB.
Сигналы управления ISO, ISOB, PISO и MISO подаются на соответствующие элементы схемы, которые в них нуждаются, через шину управления, которая не показана. Сигнал управления ISOB устанавливается на высокий уровень, когда микрокомпьютер 1 работает в режиме, отличном от режима изоляции шины. Сигнал управления PISO становится высоким, когда микрокомпьютер 1 входит в режим изоляции шины, а внешняя шина 7 подключена к периферийной шине 6. Сигнал управления MISO становится высоким, когда микрокомпьютер 1 находится в режиме изоляции шины, внешний шина 7 соединена с шиной памяти 5.
Ссылочная позиция 8a обозначает передающий вентиль, который содержит P- и N-канальные транзисторы. Передающий затвор 8а включается и выключается управляющим сигналом ISO, подаваемым на затвор P-канального транзистора, и управляющим сигналом ISOB, подаваемым на затвор N-канального транзистора. Передающий затвор 8а соединяет ЦП 1 с периферийной шиной 6.
Ссылочный номер 8b указывает передающий затвор, который также содержит P- и N-канальные транзисторы.
Передающий затвор 8b включается и выключается управляющим сигналом ISO, подаваемым на затвор P-канального транзистора, и управляющим сигналом ISOB, подаваемым на затвор N-канального транзистора. Передающий вентиль 8b соединяет ЦП 2 с шиной памяти 5.
Ссылочная позиция 8c обозначает передающий затвор (первый затвор означает средство соединения), который включает в себя P- и N-канальные транзисторы. Передающий затвор 8c включается и выключается управляющим сигналом PISO, подаваемым на затвор N-канального транзистора, и управляющим сигналом PISOB, подаваемым на затвор P-канального транзистора. Сигнал управления PISOB является инвертированным сигналом сигнала управления PISO. Передающий вентиль 8с соединяет периферийную шину 6 с внешней шиной 7.
Ссылочный номер 8d представляет собой передающий затвор (второй затвор означает средство соединения), состоящий из P- и N-канального транзисторов. Передающий затвор 8d включается и выключается управляющим сигналом MISO, подаваемым на затвор N-канального транзистора, и управляющим сигналом MISOB, подаваемым на затвор P-канального транзистора.
Сигнал управления MISOB является инвертированным сигналом сигнала управления MISO. Передающий вентиль 8d соединяет шину памяти 5 с внешней шиной 7.
Ссылочный номер 9 обозначает генератор управляющего сигнала (средство формирования управляющего сигнала в средстве соединения). На основе управляющего сигнала ISO и сигнала режима генератор 9 управляющих сигналов либо подает управляющие сигналы PISO и PISOB на передающий затвор 8c, либо подает управляющие сигналы MISO и MISOB на передающий затвор 8d. Сигнал режима вводится с внешней шины 7 для определения того, должна ли шина 5 памяти или периферийная шина 6 быть подключена к внешней шине, когда микрокомпьютер 1 находится в режиме изоляции шины. Ссылочная позиция 10 обозначает клемму ввода сигнала режима, которая позволяет вводить сигнал режима в генератор 9 сигнала управления.через внешнюю шину 7.
РИС. 2 представляет собой принципиальную схему, показывающую типичную структуру генератора 9 управляющих сигналов. На фиг. 2 ссылочным номером 11а является логический элемент И (средство формирования управляющего сигнала в средстве соединения).
На один из входных выводов логического элемента И 11а подается сигнал режима с входа 10 сигнала режима; на другой вход логического элемента И 11а подается управляющий сигнал ISO. Ссылочная позиция 12 обозначает инвертор (средство генерирования управляющего сигнала в средстве соединения), а 11b обозначает другой логический элемент И (средство генерирования управляющего сигнала). На один из входов логического элемента И 11b подается сигнал режима, инвертированный инвертором 12; на другой вход логического элемента И 11b подается управляющий сигнал ISO. Ссылочная позиция 13а указывает на другой инвертор (средство формирования управляющего сигнала в средстве соединения). Инвертор 13а инвертирует управляющий сигнал MISO, который является выходным сигналом логического элемента И 11а, чтобы получить управляющий сигнал MISOB (средство соединения). Ссылочный номер 13b представляет другой инвертор (средство формирования управляющего сигнала в соединительном средстве), который инвертирует управляющий сигнал PISO, выходной сигнал логического элемента И 11b, для получения управляющего сигнала PISOB (соединительное средство).
Теперь будет описано, как работает микрокомпьютер 1. Когда микрокомпьютер 1 работает в режиме, отличном от режима изоляции шины, управляющий сигнал ISOB устанавливается на высокий уровень для включения вентилей 8а и 8b передачи. Настройки шлюза подключают ЦП 2 к периферийной шине 6 и шине памяти 5. В этой конфигурации ЦП 2 может получить доступ к памяти 3 через шину памяти 5 или к периферийным схемам 4 через периферийную шину 6. При этом управляющий сигнал ISO становится низким, тем самым приводя к низкому уровню управляющие сигналы MISO и PISO, выдаваемые логическими элементами И 11a и 11b генератора управляющих сигналов 9.. Это отключает вентили передачи 8c и 8d, отключая внешнюю шину 7 от периферийной шины 6 и шины памяти 5.
Когда микрокомпьютер 1 находится в режиме изоляции шины, управляющий сигнал ISO становится высоким, а управляющий сигнал ISOB ведомый Low, чтобы выключить трансмиссионные затворы 8a и 8b. Это отключает ЦП 2 от периферийной шины 6 и шины памяти 5.
Если сигнал режима, поступающий через внешнюю шину 7 и вход сигнала режима 10, имеет высокий уровень, управляющий сигнал MISO, выдаваемый логическим элементом И 11а, становится высоким и управляющий сигнал PISO, выдаваемый логическим элементом И 11b, устанавливается в низкий уровень. Это выключает передаточный вентиль 8с и включает передаточный вентиль 8d. Настройки шлюза отключают периферийную шину 6 от внешней шины 7 и подключают шину памяти 5 к внешней шине 7. Это означает, что внешняя шина 7 подключена только к шине памяти 5, что позволяет получить доступ только к памяти 3 от внешней шины 7.
Если сигнал режима имеет низкий уровень в режиме изоляции шины, управляющий сигнал MISO, выдаваемый логическим элементом И 11a, устанавливается в низкий уровень, а управляющий сигнал PISO, выдаваемый логическим элементом И 11b, устанавливается в высокий уровень. Это включает передаточный вентиль 8с и выключает передаточный вентиль 8d. Настройки шлюза подключают периферийную шину 6 к внешней шине 7 и отключают шину памяти 5 от внешней шины 7.
То есть внешняя шина 7 подключается только к периферийной шине 6, что позволяет использовать только периферийные схемы 4. доступ с внешней шины 7.
Как описано, когда микрокомпьютер 1 по первому варианту осуществления находится в режиме изоляции шины, переменный уровень сигнала режима приводит к тому, что либо шина памяти 5, либо только периферийная шина 6 выбираются в качестве внутренней шины, подключенной к внешней. шина 7. То есть микрокомпьютер с простой структурой позволяет получать достоверные данные испытаний в режиме изоляции шины.
Второй вариант осуществления
Микрокомпьютер 1, применяемый в качестве второго варианта осуществления, в целом такой же, как и первый вариант осуществления, показанный на фиг. 1, за исключением того, что второй вариант осуществления имеет генератор 9 управляющих сигналов.включены в периферийные схемы 4. Таким образом, общая конструкция микрокомпьютера во втором варианте осуществления не будет показана на прилагаемых чертежах.
В отличие от своего аналога в первом варианте, генератор сигналов управления во втором варианте выполнен так, как показано на фиг. 3. Из ссылочных позиций на фиг. 3, уже использованные на фиг. 2 обозначают одинаковые или соответствующие части, а их описания опущены там, где они повторяются.
На РИС. 3 ссылочная позиция 14 обозначает регистр однобитового режима (средство защелки средства формирования управляющего сигнала в средстве соединения). Регистр режима 14 подключен к периферийной шине 6. Сигнал режима Mreg, зафиксированный регистром режима 14, подается на один из входов логического элемента И 11а, а также на инвертор 12.9.0003
Теперь будет описано, как работает второй вариант осуществления. Когда микрокомпьютер 1 находится в режиме, отличном от режима изоляции шины, работа микрокомпьютера такая же, как и в первом варианте осуществления, и поэтому далее не описывается.
Когда микрокомпьютер 1 находится в режиме изоляции шины, управляющий сигнал ISO устанавливается на высокий уровень, а управляющий сигнал ISOB переводится на низкий уровень.
Это отключает вентили передачи 8a и 8b (фиг. 1), отключая ЦП 2 от шины памяти 5 и периферийной шины 6.
Если сигнал режима Mreg, зафиксированный регистром режима 14, имеет высокий уровень в вышеуказанном состоянии, управляющий сигнал MISO становится высоким, а управляющий сигнал PISO становится низким. Это отключает вентиль 8с передачи и включает вентиль 8d передачи (фиг. 1), отключая периферийную шину 6 от внешней шины 7 и соединяя шину памяти 5 с внешней шиной 7. То есть только шина памяти 5 подключен к внешней шине 7, что позволяет получить доступ только к памяти 3 с внешней шины 7. Когда периферийная шина 6 отсоединена от внешней шины 7, сигнал режима, зафиксированный регистром режима 14, удерживает шину памяти 5. один подключен к внешней шине 7. Это позволяет продолжать испытания в режиме изоляции шины.
Если сигнал режима Mreg, зафиксированный регистром режима 14, имеет низкий уровень в режиме изоляции шины, управляющий сигнал MISO становится низким, а управляющий сигнал PISO становится высоким.
Это включает вентиль передачи 8c и выключает вентиль передачи 8d, соединяя периферийную шину 6 с внешней шиной 7 и отключая шину памяти 5 от внешней шины 7. Это означает, что только периферийная шина 6 подключена к внешней шине. шина 7, которая позволяет получить доступ только к периферийным схемам 4 с внешней шины 7.
Как описано, когда микрокомпьютер 1 по второму варианту осуществления находится в режиме изоляции шины, переменный уровень сигнала режима Mreg, фиксируемый регистром режима 14, заставляет либо шину памяти 5, либо только шину 6 периферийных устройств выбирать в качестве шины внутренняя шина, подключенная к внешней шине 7. Когда периферийная шина 6 отсоединена от внешней шины 7, по-прежнему возможно получать надежные данные испытаний в режиме изоляции шины.
Третий вариант осуществления
РИС. 4 представляет собой блок-схему микрокомпьютера, используемого в качестве третьего варианта осуществления изобретения. Из ссылочных позиций на фиг. 4, уже использованные на фиг.
1 обозначают одинаковые или соответствующие части, а их описания опущены там, где они повторяются.
Ссылочная позиция la обозначает микрокомпьютер, применяемый в качестве третьего варианта осуществления, 5a — шину памяти, 6a — периферийную шину и 15 — блок интерфейса шины (далее именуемый BIU; средство выбора в средстве соединения), который выбирает доступ либо к шине памяти 5а, либо к шине периферийных устройств 6а в соответствии с адресным сигналом, поступающим с внешней шины 7. БИУ 15 всегда подключен к шине памяти 5а и шине периферийных устройств 6а. Ссылочный номер 16 представляет шину ЦП, которая соединяет ЦП 2 с BIU 15 через шлюз 8g передачи, который будет описан ниже.
Передающий затвор 8g содержит P- и N-канальные транзисторы. Передающий затвор 8g включается и выключается управляющим сигналом ISO, подаваемым на затвор P-канального транзистора, и управляющим сигналом ISOB, подаваемым на затвор N-канального транзистора. Передающий затвор 8g соединяет ЦП 2 с BIU 15 через шину 16 ЦП.
Ссылочный номер 8h обозначает другой передающий затвор, состоящий из P- и N-канального транзистора. Передающий затвор 8h включается и выключается управляющим сигналом ISOB, подаваемым на затвор P-канального транзистора, и управляющим сигналом ISO, подаваемым на затвор N-канального транзистора. Шлюз передачи 8h соединяет БИУ 15 с внешней шиной 7.
Теперь будет описано, как работает третий вариант осуществления.
Когда микрокомпьютер la находится в режиме, отличном от режима изоляции шины, управляющий сигнал ISOB устанавливается на высокий уровень для включения шлюза передачи 8g. Активированный вентиль заставляет шину 16 ЦП соединять ЦП 2 с БИУ 15. С другой стороны, управляющий сигнал ISO становится низким, что отключает вентиль 8h передачи для отключения БИУ 15 от внешней шины 7. В в соответствии с адресным сигналом, полученным от ЦП 2, БИУ 15 выбирает либо шину памяти 5а, либо шину 6а периферийных устройств. Выбранная шина соединена с ЦП 2 через шину 16 ЦП и шлюз 8g передачи.
ЦПУ 2 может получить доступ к памяти 3 через шину 5а памяти или к периферийным схемам 4 через шину 6а периферийных устройств.
Когда микрокомпьютер la находится в режиме изоляции шины, управляющий сигнал ISO принимает высокий уровень, а управляющий сигнал ISOB переводится в низкий уровень, чтобы выключить передаточный вентиль 8g и включить передающий вентиль 8h. Настройки шлюза отключают ЦП 2 от БИУ 15 и подключают БИУ 15 к внешней шине 7. БИУ 15 выбирает шину памяти 5а или периферийную шину 6а в соответствии с адресным сигналом, поступающим через внешнюю шину 7. шина, выбранная БИУ 15, подключается к внешней шине 7 через шлюз передачи 8h. Это означает, что внешняя шина 7 подключена либо к шине памяти 5а, либо только к периферийной шине 6а, что позволяет получить доступ только к памяти 3 или периферийным схемам 4 с внешней шины 7.
Как описано, когда третий вариант осуществления находится в режиме изоляции шины, BIU 15 может выбрать либо шину памяти 5a, либо шину периферийных устройств 6a для подключения к внешней шине 7.
Таким образом, микрокомпьютер с простой структурой позволяет получать надежные данные испытаний. полученные при работе в режиме изоляции шины.
Четвертый вариант осуществления
Микрокомпьютер, применяемый в качестве четвертого варианта осуществления, в целом такой же, как и первый вариант осуществления, показанный на фиг. 1 за исключением другой конструкции генератора управляющих сигналов 9. Таким образом, общая конструкция микрокомпьютера в соответствии с четвертым вариантом осуществления не будет показана на прилагаемых чертежах.
РИС. 5 представляет собой блок-схему генератора сигналов управления в четвертом варианте осуществления изобретения. На фиг. 5 ссылочная позиция 17 представляет декодер, используемый в качестве генератора управляющего сигнала (средство формирования управляющего сигнала в соединительном средстве). Декодер 17 выдает управляющий сигнал PISO или MISO путем декодирования сигнала режима, вводимого через внешнюю шину 7, чтобы указать, какую шину памяти 5 или периферийную шину 6 следует выбирать для подключения к внешней шине 7, когда микрокомпьютер 1 находится в режиме ожидания.
в режиме изоляции шины. Декодер 17 выдает управляющий сигнал высокого уровня PISO, когда сигнал режима от внешней шины 7 декодирован и оказывается адресным сигналом, обозначающим адрес периферийных схем 4, доступ к которым осуществляется с внешней шины 7; декодер 17 выдает управляющий сигнал высокого уровня MISO, когда обнаружено, что сигнал режима с внешней шины 7 является адресным сигналом, указывающим на адрес памяти 3. Ссылочная позиция 18 обозначает внешнюю адресную шину, по которой передается сигнал режима ( адресный сигнал) поступает с внешней шины 7 на декодер 17.
Теперь будет описано, как работает четвертый вариант осуществления.
Когда микрокомпьютер 1 находится в режиме, отличном от режима изоляции шины, работа микрокомпьютера такая же, как и в первом варианте осуществления, и поэтому далее не описывается.
Когда микрокомпьютер 1 находится в режиме изоляции шины, управляющий сигнал ISO устанавливается на высокий уровень, а управляющий сигнал ISOB переводится на низкий уровень.
Это отключает вентили передачи 8a и 8b (показаны на фиг. 1), отключая ЦП 2 от шины памяти 5 и шины периферийных устройств 6.
Если обнаружено, что сигнал режима, введенный в декодер 17 с внешней шины 7 через внешнюю адресную шину 18, обозначает адрес памяти 3, декодер 17 выдает управляющий сигнал MISO High и управляющий сигнал PISO Low. Это отключает вентиль 8с передачи и включает вентиль 8d передачи (показан на фиг. 1), отключая периферийную шину 6 от внешней шины 7 и соединяя шину памяти 5 с внешней шиной 7. Это означает, что внешняя шина 7 подключен только к шине памяти 5, что позволяет получить доступ только к памяти 3 с внешней шины 7.
В режиме изоляции шины, когда сигнал режима, подаваемый на декодер 17 с внешней шины 7 через внешнюю адресную шину 18, определяет адрес периферийных цепей 4, декодер 17 выдает управляющий сигнал MISO Low и управляющий сигнал PISO High. Это включает вентиль 8c передачи и отключает вентиль 8d передачи, соединяя периферийную шину 6 с внешней шиной 7 и отключая шину памяти 5 от внешней шины 7.
